Zhenbiao Li1　Wenhai Ni1　Jie Ma1　Ming Li1　Dequn Ma1　Dong Zhao1　Jesal Mehta2　 David Hartman2　Xianfeng Wang1 Ken K.O3　Kai Chen1

中国上海鼎芯通讯公司1　美国Orange Coast半导体公司2　佛罗里达大学3

由中国无线电信标准组织(CWTS)发起的时分同步码分多址技术(TD-SCDMA)在2000年被国际电信联盟(ITU)采纳作为3G标准之一。尽管TD-SCDMA核心网络的主结构与WCDMA和CDMA2000类双边带CMOS收发器设计似，它仍然提供了如下的独特特性：非对称上／下行链路、灵巧的天线、联合监测和指挥棒交接，以便提高频谱效率和系统性能。本文提出了一个遵照此规范的双边带TD-SCDMA射频收发器设计方案。它将压控振荡器(VCO)、分数N锁相环(PLL)、接收信道选择滤波器和发射驱动放大器集成在单个芯片中。该收发器采用0.18μm CMOS 工艺制造。
收发器芯片的框图如图1所示。包括模拟基带(ABB)和数字基带(DBB)，它提供了完整的TD-SCDMA信号处理功能。模拟基带部分包括了用于补偿模拟信道选择滤波器和完成DC偏移校准的数字信号处理功能。

接收器利用直接转换结构，它由2个低噪声放大器(LNA)、1个双平衡混频器和I／Q模拟滤波器组成，支持双频带范围：1880MHz～1920MHz和2010MHz～2025MHz。低噪声放大器是通过一个具有片上电感退化性能的全微分共源极放大器实现的。微分拓扑的使用抑制了共模噪声干扰，减少了寄生效应。2个低噪声放大器共享相同的LC-tank负载和衰减电感，从而减少了硅片面积。LNA集成了3种电压增益模式：20dB，0dB和-10dB。低增益模式对于满足最大的输入功率和足够的动态范围需求是十分关键的。在最大增益时，标准的LNA噪声系数(NF)是1dB。
TD-SCDMA输入参考的二阶截取点(IP2)需求是20dBm,它能够在没有校正电路的情况下满足。正交混频器的设计是全对称的,交换核心的设计要给予特别的关注。最小25dBm二阶输入截点(IIP2)是标准的。

接收器阵列提供了62dB的电压增益。增益控制在LNA和模拟滤波器部分完成。滤波器是一种由三级组成的有源RC网络。第一级是信道选择滤波器，它是一个310kHz的3dB带宽一阶低通滤波器。因为TD-SCDMA带宽是1.28MHz，这个滤波器会使接收信号失真。要解决这个问题，可在±1％极性变化范围内校准，然后由模拟基带中的数字滤波器进行补偿。因为一阶滤波器不能完全抑制干扰，在ABB部分需要一个60dB动态范围的ADC，从而在数字域完成抑制。利用数字信号处理技术可以减轻模拟电路设计的复杂度，同时减少功耗和硅片面积。第二级滤波器是针对ADC的抗混叠滤波器，角频率是4.5MHz。最后一级是驱动缓冲器，具有-3dB～+3dB的电压增益，增益步进是1 dB。在1900MHz(2010MHz)频带，1kHz～640kHz频段，标准的综合接收器噪声系数是3.5dB(3.2dB)。发射器由一个直 接上变频调制器、一个可变增益放大器(VGA)和一个驱动放大器(DA)组成。调制器使用了传统的双平衡混频器，这种结构抑制了射频载波，失谐成为载波泄漏的唯一来源。不使用校正技术，标准的载波抑制是56dBc，镜像抑制是57dBc。
TD-SCDMA发射器需要的全部增益控制范围是74dB，这是一个挑战。ABB提供了12dB的数字增益控制，在模拟域留下了62dB的增益控制。要做到这点，通常使用2个或更多个VGA。附加的VGA降低了线性性能并消耗了更多的功率，从而对达到较高的相邻信道泄漏率(ACLR)不利。如图2所示，VGA使用了一个增益控制电路实现了大于40dB的增益控制范围。通过Gm1(M1，M2，R1)和Gm2(M3，M4，R2)的切换，实现高增益和低增益的切换。通过切换晶体管阵列实现精确的增益步进调节。通过一对补偿的数字信号控制2个相同的切换阵列，一个阵列连接到VDD，另一个连接到VGA输出。如图2所示，通过打开和关闭K1到K5晶体管，能够以6dB步进调节增益。DA电路也提供增益控制。当输入从Gm3(M7，M8)到Gm4(M9，M10)变化时，DA的增益从高到低变化。衰减电感L3和L4增加了余量，提高了线性性能。VGA和DA合在一起的标准增益控制范围大于66dB，增益步进大约为6dB。当输出功率是4.4dBm时，标准的误差矢量幅度(EVM)是3.7％，相邻信道泄漏率是46dBc，比TD-SCDMA的系统需求要好一些。

合成器用一个带有26MHz外部参考振荡器的3∑-△阶分数N锁相环实现。一体化压控振荡器设计工作在TD-SCDMA频带，并且基于工作在两倍本振频率MOS变容二极管的LC共振槽。多比特切换电容阵列用来保证VCO调整范围足够覆盖TD-SCDMA带宽，并保持VCO 增益(KVCO)较低。在1.9GHz载波频率、3.2MHz频率偏移时，标准的相位噪声是-132dBc／Hz。1kHz～640kHz一体化的相位噪声大约是0.85°。所有杂散和分数杂散信号能量至少低于载波77dB，如图3所示。这个级别的频谱纯度归因于上下充电泵电流的精确匹配、全对称设计和布局、较低的VCO增益，以及针对∑-△模块的抖动技术的使用。

通过VCO校准算法实现快速捕获和建立，它在校准周期的开始打开环路，并选择适当的VCO工作频带。一旦校准完成，环路关闭。在短时间内大电流辅助充电泵打开，从而增加环路带宽并允许快速建立。标准的建立时间是70μs。
收发器的关键性能参数在表1中作了总结，它满足了TD-SCDMA的系统需求。与BiCMOS TD-SCDMA收发器比较，它在1.8V供电时，功耗降低约30％。芯片的显微图如图4所示，它的尺寸是2.8×2.8mm2。