 |
善于提问，勤于回答，你也是专家
|
 |
问题已开启
(普通问题)
有关TD物理层的问题
现在学习TD知识，对于物理信道、传输信道以及逻辑信道之间的映射问题搞晕了，还有的名词如信道化码、扰码、突发结构，扩频因子等，不知道它们之间的关系，哪位高手能不能对信号整个的编码与复用，调制、扩频以及脉冲成型做个具体分析，以及信道化码、扰码、突发结构，扩频因子等在其中的作用具体解释下，小弟初涉TD，多谢了！
不知道问题说清楚没有
不知道问题说清楚没有
提问者:
• TD-LTE系统的物理层上下行峰值速率 2016-06-16
• TDSCDMA物理层过程阶段性数据验证 2015-07-15
• WCDMA物理层在加扰时长扰码代码 2011-09-05
• 求哪位高手有LTE物理层上行或下行链路仿真的程序给我一份啊！hxj2700hxj@163.com谢谢啦！！ 2011-07-30
• TD系统物理层速率匹配 2011-05-19
• TD无线网络层、传输网络层、物理层 2011-02-21
• LTE物理层码块分割 2011-01-20
• evdo的前向物理层业务信道占空比、时隙占用率及等效用户数分别是什么意思啊 2010-12-09
• TDSCDMA物理层过程阶段性数据验证 2015-07-15
• WCDMA物理层在加扰时长扰码代码 2011-09-05
• 求哪位高手有LTE物理层上行或下行链路仿真的程序给我一份啊！hxj2700hxj@163.com谢谢啦！！ 2011-07-30
• TD系统物理层速率匹配 2011-05-19
• TD无线网络层、传输网络层、物理层 2011-02-21
• LTE物理层码块分割 2011-01-20
• evdo的前向物理层业务信道占空比、时隙占用率及等效用户数分别是什么意思啊 2010-12-09
问题答案
( 3 )
TD-SCDMA基于时分双工(TDD)和同步码分多址(CDMA)的组合特性提供许多优势，包括无需成对的频率、IP业务适应性、支持上下行链路不对称业务，以及进一步增加新技术(例如联合检测、自适应天线、动态信道分配等)的灵活性。这些优势会降低运营商的投资成本和节省运营成本，从而为从2G向3G业务过渡提供了一条可行的途径。
另外，TD-SCDMA已经被3GPP TDD标准采用作为其低码片速率(LCR)版本。TD-SCDMA系统的体系结构完全遵循3GPP规范，并且由三部分组成：用户设备(UE)、射频接入网(RAN)和核心网。TD-SCDMA的RAN的设计原则是与其它的RAN共享相同的核心网，例如WCDMA系统，这样就大大简化了多模式系统设计。
图1：物理信道模型。
物理层特点
物理层(第1层)描述了基站(BS)和UE之间的传输，包括了两个方向的传输：上行链路(从UE到BS)和下行链路(从BS到UE)。系统实现最复杂的部分在下行链路—尤其是UE接收部分。
物理层通常分为5部分：外部发射机、外部接收机、内部发射机、内部接收机和无线信道。外部发射机完成扰码(置乱)、循环冗余校验(CRC)、信道编码、速率匹配和交织功能，而外部接收机完成其逆向操作。内部发射机和接收机完成物理信道映射、调制、扩频及其逆向操作。无线信道包括UE的模拟前端特性和无线传播信道。
因为TD-SCDMA基于TDD模式，所以下行链路(DL)和上行链路(UL)共用相同的频带。如图3所示，TDD的每个子帧由10个时隙(TS)组成，其中7个时隙可用于数据传输，其余3个时隙用于定时同步。子帧的详细结构可以在3GPP参考文献[2]中找到。
图3示出了典型的数据时隙(TS)结构，每个TS包括四部分：数据部分1和2，用于信道估计的训练序列(Midamble)，和用于防止脉冲串间干扰(IBI)的保护间隔(GP)。
图2：TD-SCDMA的子帧结构。
内部发射机的进一步详细结构见图4，外部发射机输出的二进制编码比特流首先被映射成QPSK(或8PSK)复数符号。为了降低每个物理信道的多种编码UE发射信号的峰均比(PAR)，该复数符号在用信道标识码(也称作正交可变扩频因子(OVSF)码)扩频之前先乘以一个信道标识码特定倍数(CCSM)。应当注意，在TD-SCDMA系统的下行链路中，扩频因子可以是1或者16，本文后面将讨论到的联合检测器适用于这两种扩频情况。
在扩频之后，具有码片速率的信号再与扰码(16-码片的复数序列)相乘。最后，码片序列的实部(I)和虚部(Q)通过一个根号升余弦(RRC)滤波器，并且上变频到要求的载波频率。
接收器设计
接收机设计是无线系统的中心问题，尤其是在LCR的情况下。因此接收机是系统实现中复杂度最高的部分。虽然LCR中的多个用户通过分配给它们的OVSF码实现多路复用，但是因为多径信道中存在延迟扩散，UE输入端的接收信号会受到多用户干扰(MUI)，所以并不能保证不同用户间完全正交。CDMA系统中采用的传统接收机(例如，RAKE接收器)在这种情况下的性能很差，所以最好是选用比较复杂的多用户接收机设计。
图3：TDD数据时隙结构。
在过去十年里在多用户接收领域的大量研究，为有效的多用户接收机结构设计技术打下了深厚的基础。研究结果业已证明某些接收机结构比较适合特定的链路情况。具体而言，在TD-SCDMA情况下，上行时隙所用的OVSF码不会多于16个，所以很容易并行处理。例如，可以通过采用线性接收器结构应用准最佳的多用户检测器(通常称作联合检测)来降低MUI。用于线性接收机设计的方法有好几种，最常见的两种优化准则就是迫零(ZF)准则和最小均方误差(MMSE)准则。应当注意，联合检测的复杂度与符号星座图无关。相关矩阵、block-Toeplitz矩阵的特殊结构允许在矩阵求逆的处理过程中进一步近似，因此在进一步降低接收机复杂度的同时不会带来明显的性能损失[3]。
虽然JD算法是接收机结构的中心问题，但是影响性能的关键却在周围的功能中，一般包括信道估计、有效码(active code)检测、信噪比(SNR)估计和同步[4]。
LCR接收机中的信道估计是基于结构化的训练序列完成的。在标准中针对训练序列的设计提出了两种不同的方案。通用训练序列分配(CMA)方案的应用是通过高层将其作为物理信道配置的一部分以信令的方式发送给UE。根据信道化标识码(Channelization Code)的数量，给所有的码分配一个特定训练序列移位(specific midamble shift)。在CMA方案中，所有用户共享相同的传播信道。
系统中的另一种方案是采用默认训练序列分配(DMA)方案。如果没有明确分配某种训练序列而且高层没有发送信令表示采用通用训练序列分配方案，那么UE应该从分配的信道化标识码中获取训练序列。在DMA情况下，UE应该为每个不同的训练序列采用不同的信道估计(CE)。
图4：扩频和调制。
信道估计结构根据训练序列的循环特性得到。信道抽头的数量和信道估计的长度直接影响相关矩阵的结构和尺寸。CE的难题就是去除只有噪声的路径，因为对这些路径的处理无助于提高接收机性能。SNR估计可以看作信道估计的一个部分。MMSE JD接收机需要进行SNR估计以便获得优于ZF型接收机的性能。接收机设计中可以采用不同的方法实现SNR估计—当然，需要在估计算法的性能和复杂程度之间做一折衷[4]。
接收机一端的隐含条件就是UE知道其它UE采用的信道化标识码，实际上这是不成立的。为了避免由于有效码失配引起的性能损失，要求UE检测有效的信道标识码，其数字可能远远小于16。有很多不同的算法可以来完成有效码检测，关键的要求是与已知信道化标识码的情况相比能使系统性能下降最小。
除了JD之外，对接收机复杂度起作用的第二大因素就是外部接收机的解码部分。根据由UE的等级和数据速率决定的保护程度，可以采用turbo码或卷积码。这种解码方法的复杂度在无线系统中已经有了很好的认识。卷积码解码器通常基于维特比(Viterbi)译码算法来实现，而Turbo码解码器所采用MAX-log-MAP译码算法是一种性能和复杂度的折衷。
集成解决方案
UE的典型功能划分如图5所示。组成该系统的芯片组成员包括射频发射和接收部分、包含转换器和电源管理模块的模拟基带(ABB)部分，以及数字基带(DBB)部分、其它的外设、存储器模块和应用模块(照相机、显示器等)，每个模块的设计有不同的难题。然而，TD-SCDMA的系统要求给DBB设计带来了其特殊的问题，本节将概述这些问题。
图5：基于集成解决方案的UE功能划分。
TD-SCDMA系统中DBB设计的主要难题就是接收机功能的划分。关键的设计目标是提供与要求的标准、灵活性和可编程性有关的稳定的性能余量，以便适应标准变化和应用场合的变化，并且要求降低功耗和低成本以便为提供合理价格的UE打下基础，以及扩展到与其它射频接入技术(RAT)一起工作的双模工作能力。为了满足这些要求，该解决方案的实现包括从完全可编程的解决方案到基于DSP和在固定逻辑中进行不同程度的加速的可编程解决方案的结合，再到包含完整数据路径的固定专用集成电路(ASIC)[5]。
TD-SCDMA是一种很吸引人的标准，它对不同级别UE的要求不会像其它的RAT中那样限制设计的选择，例如用于GSM/GPRS/EDGA接收机的高度可编程解决方案和用于WCDMA码片速率处理的不可缺少的ASIC元件。这一级的TD-SCDMA解决方案提供适合UE不同部分的很宽选择范围，取决于RAN的数据速率以及网络所支持的应用和业务。
SoftFone-LCR芯片组中的AD6901数字基带处理器，是基于Blackfin处理器作为计算引擎适合于TD-SCDMA终端的可扩展解决方案的一个实例。AD6901具有高级DBB平台的所有特性，包括有效的处理新功能并且吸收许多硬件功能的能力，以达到各类UE所需的速度，提供灵活的功耗控制、有效地处理控制码，提供灵活的I/O并且支持优化的编译器以生成高质量代码。
AD6901的顶层框图如图6所示。它由Blackfin内核、一级(L1)代码和数据存储器(可配置为高速缓存或者SRAM)、二级(L2)存储器、Blackfin DMA控制器和外设(时间和事件处理器、Blackfin中断控制器、高速数据记录器(Logger)、维特比协处理器和外部协处理器接口)组成。微控制器子系统由ARM内核、高速缓存和DMA组成。系统中最低一级的片内存储器称为系统RAM，可以被Blackfin内核和ARM内核访问。系统的其余部分包括通用的连接性外设，用于控制无线终端中的大多数器件以及控制模拟基带(ABB)和射频系统的接口。
图6：SoftFone LCR—AD6901顶层结构图。
SoftFone LCR的重要特点之一就是它基于分级的存储器系统。L1存储器提供快速的零等待状态存储。软件LCR解决方案充分利用Blackfin处理器的数据和指令高速缓存。DSP中最耗时钟周期的部分实际上通常是固定循环(tight loop)，固定循环利用指令缓存，在慢速存储器上的这些代码可以非常有效地执行，几乎不会有速度上的损失。同样地，在这些固定循环内访问的数据通常具有连续的地址—一种非常适合于数据高速缓存的情况。
图6中给出的另一个关键外设就是时间和事件处理器(TEP)，它提供支持时基管理所需的所有与时间和同步相关的功能。TEP是一种多线程、微型可编程的处理器，可以产生多个时间信号用于并行控制几个非同步的物理层协议。例如，TEP能够在通话连接期间产生一个GSM基站的时基，还可以产生时基用于扫描TD-SCDMA基站的时基。这种能够跨越多个通信标准工作的能力通常称为多模操作。
图1：物理信道模型。
物理层特点
物理层(第1层)描述了基站(BS)和UE之间的传输，包括了两个方向的传输：上行链路(从UE到BS)和下行链路(从BS到UE)。系统实现最复杂的部分在下行链路—尤其是UE接收部分。
物理层通常分为5部分：外部发射机、外部接收机、内部发射机、内部接收机和无线信道。外部发射机完成扰码(置乱)、循环冗余校验(CRC)、信道编码、速率匹配和交织功能，而外部接收机完成其逆向操作。内部发射机和接收机完成物理信道映射、调制、扩频及其逆向操作。无线信道包括UE的模拟前端特性和无线传播信道。
因为TD-SCDMA基于TDD模式，所以下行链路(DL)和上行链路(UL)共用相同的频带。如图3所示，TDD的每个子帧由10个时隙(TS)组成，其中7个时隙可用于数据传输，其余3个时隙用于定时同步。子帧的详细结构可以在3GPP参考文献[2]中找到。
图3示出了典型的数据时隙(TS)结构，每个TS包括四部分：数据部分1和2，用于信道估计的训练序列(Midamble)，和用于防止脉冲串间干扰(IBI)的保护间隔(GP)。
图2：TD-SCDMA的子帧结构。
内部发射机的进一步详细结构见图4，外部发射机输出的二进制编码比特流首先被映射成QPSK(或8PSK)复数符号。为了降低每个物理信道的多种编码UE发射信号的峰均比(PAR)，该复数符号在用信道标识码(也称作正交可变扩频因子(OVSF)码)扩频之前先乘以一个信道标识码特定倍数(CCSM)。应当注意，在TD-SCDMA系统的下行链路中，扩频因子可以是1或者16，本文后面将讨论到的联合检测器适用于这两种扩频情况。
在扩频之后，具有码片速率的信号再与扰码(16-码片的复数序列)相乘。最后，码片序列的实部(I)和虚部(Q)通过一个根号升余弦(RRC)滤波器，并且上变频到要求的载波频率。
接收器设计
接收机设计是无线系统的中心问题，尤其是在LCR的情况下。因此接收机是系统实现中复杂度最高的部分。虽然LCR中的多个用户通过分配给它们的OVSF码实现多路复用，但是因为多径信道中存在延迟扩散，UE输入端的接收信号会受到多用户干扰(MUI)，所以并不能保证不同用户间完全正交。CDMA系统中采用的传统接收机(例如，RAKE接收器)在这种情况下的性能很差，所以最好是选用比较复杂的多用户接收机设计。
图3：TDD数据时隙结构。
在过去十年里在多用户接收领域的大量研究，为有效的多用户接收机结构设计技术打下了深厚的基础。研究结果业已证明某些接收机结构比较适合特定的链路情况。具体而言，在TD-SCDMA情况下，上行时隙所用的OVSF码不会多于16个，所以很容易并行处理。例如，可以通过采用线性接收器结构应用准最佳的多用户检测器(通常称作联合检测)来降低MUI。用于线性接收机设计的方法有好几种，最常见的两种优化准则就是迫零(ZF)准则和最小均方误差(MMSE)准则。应当注意，联合检测的复杂度与符号星座图无关。相关矩阵、block-Toeplitz矩阵的特殊结构允许在矩阵求逆的处理过程中进一步近似，因此在进一步降低接收机复杂度的同时不会带来明显的性能损失[3]。
虽然JD算法是接收机结构的中心问题，但是影响性能的关键却在周围的功能中，一般包括信道估计、有效码(active code)检测、信噪比(SNR)估计和同步[4]。
LCR接收机中的信道估计是基于结构化的训练序列完成的。在标准中针对训练序列的设计提出了两种不同的方案。通用训练序列分配(CMA)方案的应用是通过高层将其作为物理信道配置的一部分以信令的方式发送给UE。根据信道化标识码(Channelization Code)的数量，给所有的码分配一个特定训练序列移位(specific midamble shift)。在CMA方案中，所有用户共享相同的传播信道。
系统中的另一种方案是采用默认训练序列分配(DMA)方案。如果没有明确分配某种训练序列而且高层没有发送信令表示采用通用训练序列分配方案，那么UE应该从分配的信道化标识码中获取训练序列。在DMA情况下，UE应该为每个不同的训练序列采用不同的信道估计(CE)。
图4：扩频和调制。
信道估计结构根据训练序列的循环特性得到。信道抽头的数量和信道估计的长度直接影响相关矩阵的结构和尺寸。CE的难题就是去除只有噪声的路径，因为对这些路径的处理无助于提高接收机性能。SNR估计可以看作信道估计的一个部分。MMSE JD接收机需要进行SNR估计以便获得优于ZF型接收机的性能。接收机设计中可以采用不同的方法实现SNR估计—当然，需要在估计算法的性能和复杂程度之间做一折衷[4]。
接收机一端的隐含条件就是UE知道其它UE采用的信道化标识码，实际上这是不成立的。为了避免由于有效码失配引起的性能损失，要求UE检测有效的信道标识码，其数字可能远远小于16。有很多不同的算法可以来完成有效码检测，关键的要求是与已知信道化标识码的情况相比能使系统性能下降最小。
除了JD之外，对接收机复杂度起作用的第二大因素就是外部接收机的解码部分。根据由UE的等级和数据速率决定的保护程度，可以采用turbo码或卷积码。这种解码方法的复杂度在无线系统中已经有了很好的认识。卷积码解码器通常基于维特比(Viterbi)译码算法来实现，而Turbo码解码器所采用MAX-log-MAP译码算法是一种性能和复杂度的折衷。
集成解决方案
UE的典型功能划分如图5所示。组成该系统的芯片组成员包括射频发射和接收部分、包含转换器和电源管理模块的模拟基带(ABB)部分，以及数字基带(DBB)部分、其它的外设、存储器模块和应用模块(照相机、显示器等)，每个模块的设计有不同的难题。然而，TD-SCDMA的系统要求给DBB设计带来了其特殊的问题，本节将概述这些问题。
图5：基于集成解决方案的UE功能划分。
TD-SCDMA系统中DBB设计的主要难题就是接收机功能的划分。关键的设计目标是提供与要求的标准、灵活性和可编程性有关的稳定的性能余量，以便适应标准变化和应用场合的变化，并且要求降低功耗和低成本以便为提供合理价格的UE打下基础，以及扩展到与其它射频接入技术(RAT)一起工作的双模工作能力。为了满足这些要求，该解决方案的实现包括从完全可编程的解决方案到基于DSP和在固定逻辑中进行不同程度的加速的可编程解决方案的结合，再到包含完整数据路径的固定专用集成电路(ASIC)[5]。
TD-SCDMA是一种很吸引人的标准，它对不同级别UE的要求不会像其它的RAT中那样限制设计的选择，例如用于GSM/GPRS/EDGA接收机的高度可编程解决方案和用于WCDMA码片速率处理的不可缺少的ASIC元件。这一级的TD-SCDMA解决方案提供适合UE不同部分的很宽选择范围，取决于RAN的数据速率以及网络所支持的应用和业务。
SoftFone-LCR芯片组中的AD6901数字基带处理器，是基于Blackfin处理器作为计算引擎适合于TD-SCDMA终端的可扩展解决方案的一个实例。AD6901具有高级DBB平台的所有特性，包括有效的处理新功能并且吸收许多硬件功能的能力，以达到各类UE所需的速度，提供灵活的功耗控制、有效地处理控制码，提供灵活的I/O并且支持优化的编译器以生成高质量代码。
AD6901的顶层框图如图6所示。它由Blackfin内核、一级(L1)代码和数据存储器(可配置为高速缓存或者SRAM)、二级(L2)存储器、Blackfin DMA控制器和外设(时间和事件处理器、Blackfin中断控制器、高速数据记录器(Logger)、维特比协处理器和外部协处理器接口)组成。微控制器子系统由ARM内核、高速缓存和DMA组成。系统中最低一级的片内存储器称为系统RAM，可以被Blackfin内核和ARM内核访问。系统的其余部分包括通用的连接性外设，用于控制无线终端中的大多数器件以及控制模拟基带(ABB)和射频系统的接口。
图6：SoftFone LCR—AD6901顶层结构图。
SoftFone LCR的重要特点之一就是它基于分级的存储器系统。L1存储器提供快速的零等待状态存储。软件LCR解决方案充分利用Blackfin处理器的数据和指令高速缓存。DSP中最耗时钟周期的部分实际上通常是固定循环(tight loop)，固定循环利用指令缓存，在慢速存储器上的这些代码可以非常有效地执行，几乎不会有速度上的损失。同样地，在这些固定循环内访问的数据通常具有连续的地址—一种非常适合于数据高速缓存的情况。
图6中给出的另一个关键外设就是时间和事件处理器(TEP)，它提供支持时基管理所需的所有与时间和同步相关的功能。TEP是一种多线程、微型可编程的处理器，可以产生多个时间信号用于并行控制几个非同步的物理层协议。例如，TEP能够在通话连接期间产生一个GSM基站的时基，还可以产生时基用于扫描TD-SCDMA基站的时基。这种能够跨越多个通信标准工作的能力通常称为多模操作。
回答者：
coolnews88
回答时间：2008-12-31 15:56
13
11
不错
回答者：
adisun
回答时间：2008-12-31 16:18
10
14
多谢 coolnews88 的资料，我好好研究研究。。。
回答者：
walject
回答时间：2008-12-31 20:12
13
11
| 联系我们 - 问通信专家 | Powered by MSCBSC 移动通信网 © 2006 - |